love小酒窝

摘要： Verilog 无符号整数除法器（二） [TOC] 在 Verilog 任意整数除法器（一）中已经给出了一种除法器的组合逻辑实现，但是实际使用中可能还是需要讲组合逻辑插拍才能得到更好的性能。下面给出一种基于状态机的时序逻辑除法器实现。 这边先上一下算法流程图，跟之前的一样： 下面是verilog代码 阅读全文