love小酒窝

摘要： Verilog 阻塞与非阻塞的仿真与综合 [TOC] 参考 Clifford E. Cummings, Sunburst Design, Inc. "Nonblocking Assignments in Verilog Synthesis, CodingStyles That Kill!" 前段时间 阅读全文

摘要： Design for Testability（DFT）的基本知识点 [TOC] 基础知识 1. CP和FT + CP 是(ChipProbe)的缩写,指的是芯片在wafer(晶圆）的阶段,就通过探针卡扎到芯片管脚上对芯片进行性能及功能测试,有时候这道工序也被称WS(WaferSort) + FT 是 阅读全文