随笔分类 -  verilog

上一页 1 2
Verdi -- 快捷键记录
摘要：Verdi看波形的基本操作小结： https://blog.csdn.net/eyeloveuv/article/details/79287668 快捷键：（大写字母=Shift+小写） g get, signlas添加信号，显示波形 n next, Search Forward选定信号按指定的值（ 阅读全文
posted @ 2020-03-18 21:58 love小酒窝 阅读(4078) 评论(0) 推荐(1)
Verilog -- 无符号整数除法器（一）
摘要：参考： https://blog.csdn.net/rill_zhen/article/details/7961937 https://www.cnblogs.com/moranhuishou0315/p/11344725.html Verilog 无符号整数除法器（一） 在不使用除法的前提下，如何 阅读全文
posted @ 2020-03-18 11:48 love小酒窝 阅读(10009) 评论(0) 推荐(2)
异步FIFO的verilog代码实现（包含将满和将空逻辑）
摘要：异步FIFO的verilog代码实现（包含将满和将空逻辑） 代码参考来源： Clifford E. Cummings, "Simulation and Synthesis Techniques for Asynchronous FIFO Design". https://www.cnblogs.co 阅读全文
posted @ 2020-03-07 23:20 love小酒窝 阅读(16143) 评论(3) 推荐(4)
单口 RAM、伪双口 RAM、真双口 RAM、单口 ROM、双口 ROM 的区别
摘要：转自：https://www.cnblogs.com/PG13/p/11592797.html 单口 RAM 与伪双口 RAM、真双口 RAM 的区别在于： + 单口 RAM 只有一个时钟（clka）（时钟上升沿到来时对数据进行写入或者读出）、一组输入输出数据线（dina & douta）、一组地址 阅读全文
posted @ 2020-03-06 14:34 love小酒窝 阅读(3822) 评论(0) 推荐(0)
面向综合优化的Verilog代码风格
摘要：用于记录学习数字前后端中总结得到的对verilog代码编写的注意事项 良好的运算顺序 a https://mp.weixin.qq.com/s/e3kp7EcsoOxifyFGHctb4A 一个寄存器设计很多逻辑时可能会导致负载太大。同一个信号在很多地方使用，布线也会变复杂，比如最常见的是参数信号， 阅读全文
posted @ 2020-03-05 22:08 love小酒窝 阅读(3773) 评论(0) 推荐(1)
异步复位和同步释放电路的详细解释
摘要：转载自： http://blog.csdn.net/gtatcs/article/details/8931123 https://www.cnblogs.com/qidaiymm/p/4959445.html http://www.xue5.com/Developer/Software/665219 阅读全文
posted @ 2020-03-05 13:46 love小酒窝 阅读(7793) 评论(0) 推荐(0)

上一页 1 2