🐗

摘要： 主函数： module SYNC_fifo#(parameter DATA_WIDTH =8,parameter ADDR_WIDTH =4)(input clk,input rst_n,input rd_en,input wr_en,input[DATA_WIDTH-1:0] din,output 阅读全文

摘要： module asyn_fifo#( parameter DATA_WIDTH=8, parameter ADDR_WIDTH=3, //地址位宽为log2（deepth） parameter DATA_DEPTH=1<<ADDR_WIDTH ) ( input rst_n, //复位信号输入（应该 阅读全文