🐗

摘要： XADC实验 1、XADC概述 Xilinx7系列内部自带一个双通道12位分辨率的高速(1MSPS 1M sample per second)采样速率的模拟混合信号处理模块，双通道的ADC支持单极和差分工作模式，最多支持17路外部模拟输入通道。称为XADC(Xilinx Analog signal 阅读全文

摘要： 2019.09.03 一、基础部分及语法 一、FPGA程序的固化 [USF-XSim-62] 'simulate' step failed with errors. Please check the Tcl console or log files for more information. 1、 阅读全文

摘要： AXI总线协议 （一）、概述 AXI （高性能扩展总线接口，Advanced eXtensible Interface）是ARM AMBA 单片机总线系列中的一个协议，是计划用于高性能、高主频的系统设计的。AXI 协议是被优化用于通过使用Xilinx 进行的相应的开发来做FPGA 实现，它被用作FP 阅读全文

摘要： 利用AXI VDMA实现OV5640摄像头采集 导读：摄像头采样图像数据后经过VDMA进入DDR，通过PS部分控制，经过三级缓存，将DDR中保持的图形数据通过VDMA发送出去。在FPGA的接收端口产生VID OUT时序驱动HDMI显示器显示图形。 一、 基础知识点 1、OV5640和VDMA之间同步 阅读全文

摘要： 1.1 主函数 int main(void) { XGpio_Initialize(&Gpio, AXI_GPIO_DEV_ID); XGpio_SetDataDirection(&Gpio, 1, 0); init_intr_sys(); XGpio_DiscreteWrite(&Gpio, 1, 阅读全文

摘要： 1、事务层包的一般格式： 包的header为3DW（double word）或者4DW（一个DW代表4字节），数据负载为1~1024DW（即4~4096byte，最大4M），TLP Digest可选，TLP Digest表示检查，即CRC校验可选，长度为1DW（4byte）， TLP header的 阅读全文