随笔分类 -  RTL

verilog code slice学习成长纪念
摘要：有符号数相加要把位宽补齐再加（verilog-1995） 若为verilog-2001，可直接用signed关键字 其实对于硬件，没有符号这么一说，都是二进制数。使用verilog-1995写法更通用。 阅读全文
posted @ 2018-07-28 15:59 luoyanghero 阅读(298) 评论(1) 推荐(0)
Verilog log2 函数
摘要：使用系统函数 $clog2()或者自己写一个function注意，这样的style input [$clog2(LEN+1)-1 -1:0] addra,它用不了funclog2函数。换一种style应该就ok了。 module simple_dual_ram #( parameter SIZE = 阅读全文
posted @ 2016-04-21 22:31 luoyanghero 阅读(11893) 评论(0) 推荐(0)