会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
MrLuyu
博客园
首页
新随笔
联系
订阅
管理
2020年12月4日
Verilog单周期CPU(未完待续)
摘要: 单周期CPU:指令周期=CPU周期 Top模块作为数据通路 运算器中有ALU,通路寄存器(R1、R2、R3、R4),数据缓冲寄存器(鉴于书上的运算器只有R0)。.......... 此为ALU和通用寄存器的模块,(注意:当各个模块进行仿真时应该将其模块set as top,当进行数据通路时则如图,此
阅读全文
posted @ 2020-12-04 12:29 MrLuyu
阅读(168)
评论(0)
推荐(0)
公告