2016年8月8日
SystemVerilog Testbench学习总结(Lab1)
摘要： 1、ntb_template -t router router.v 执行该命令会生成3个文件（命令中router.v是dut） a、router.if.vrh,包含信号端口的方向（相对于dut）、位宽，可将此信号加上类型(logic或者bit)，去掉方向，作为interface中的信号声明。将此信号 阅读全文
posted @ 2016-08-08 00:00 冷冷北极 阅读(6864) 评论(0) 推荐(0)