摘要：
Error/Warning 来源：https://hdlbits.01xz.net/wiki/ 题目: 1、Quartus Warning 10235: Warning (10235): Verilog HDL Always Construct warning at FM_mod.v(23): va 阅读全文
posted @ 2019-12-22 15:35
Pent°
阅读(1528)
评论(0)
推荐(0)
摘要：
hasattr(object, name) 阅读全文
posted @ 2019-12-14 15:06
Pent°
阅读(201)
评论(0)
推荐(0)
摘要：
三段式状态机 下图分别为时钟同步的Moore状态机（左）和时钟同步的Mearly状态机（右），二者都由产生下一状态的组合逻辑、当前状态寄存器和产生输出的组合逻辑三个部分组成。 三段式状态机正如其名字一样，每个部分采用一个always过程块进行描述，可以清晰地显示出状态机的结构。 在调试多输出状态机时 阅读全文
posted @ 2019-12-08 22:17
Pent°
阅读(5575)
评论(0)
推荐(0)
摘要：
assign语句叫连续赋值语句？为什么要叫连续，是由于等式右边是顺序执行的还是因为在执行赋值的过程中，赋值的先后顺序（实际上或者概念上）是有顺序的？ 同步（复位）与异步（复位）的具体内涵：异步信号定义：如果信号不能由时钟控制，或者如果它是有不同域中的时钟同步的，那么该信号是异步的； 状态与行为 等级 阅读全文
posted @ 2019-12-07 16:18
Pent°
阅读(589)
评论(0)
推荐(0)
摘要：
一、移位器（shifter） 作用：移位器和循环移位器用于移动位并完成2的幂的乘法或除法。 分类： 逻辑移位器——左移(LSL)或右移(LSR)，以0填充空位。11001 LSR 2 =00110； 11001 LSL 2 = 00100;(veilog 操作符号>> or <<) 算数移位器——算 阅读全文
posted @ 2019-12-07 15:04
Pent°
阅读(5845)
评论(0)
推荐(1)
摘要：
https://stackoverflow.com/questions/31472546/error-procedural-assignment-to-a-non-register-result-is-not-permitted 后续补全 阅读全文
posted @ 2019-12-07 14:35
Pent°
阅读(427)
评论(0)
推荐(0)
摘要：
时序机 状态机 控制器 数据通路之间的关系 样例代码 阅读全文
posted @ 2019-12-07 10:35
Pent°
阅读(695)
评论(0)
推荐(0)
摘要：
python中m和mu的区别 从https://download.pytorch.org/whl中下载pytorch安装包时常会发现有相同版本的安装包有cp27m和cp27mu两种，其中cp27m是ucs2，cp27mu是ucs4。 UCS2规定每个字符占用2个字节，UCS4规定每个字节占用4个字符 阅读全文
posted @ 2019-12-04 15:31
Pent°
阅读(3244)
评论(0)
推荐(1)
摘要：
结构化描述 结构化描述方式是最原始的描述方式，是抽象级别最低的描述方式，但同时也是最接近于实际的硬件结构的描述方式。结构化的描述方式，思路就像在面包板上搭建数字电路一样，唯一的不同点就是我们通过HDL的形式来描述数字电路都需要哪些元器件以及它们之间的连接关系是怎么样的罢了。所以，随机FPGA芯片的集 阅读全文
posted @ 2019-12-01 21:28
Pent°
阅读(963)
评论(0)
推荐(0)
摘要：
mealy型状态机的下一状态和输出取决于当前状态和当前输入； moore型状态机的下一状态和输出取决于当前状态和当前输入，但其输出仅取决于现在的状态； 基本门原语的输出端口必须写在端口列表的前面，基本门原语的例化名可选（可以没有名字）； n输入原语： 标识符大小写敏感，由大小写字母、数字、下画线( 阅读全文
posted @ 2019-11-24 09:40
Pent°
阅读(880)
评论(0)
推荐(0)
浙公网安备 33010602011771号