摘要:
注明:如需转载,请注明作者出处,谢谢~,Author:pythonlong以下根据资料和个人体会整理,如果错误,疑问欢迎请指正,讨论!!ic代码的综合过程可以说就是时序分析过程,dc会将设计打散成一个个路经,这些路经上有cell延迟和net延迟,然后dc会根据你加的约束,来映射库中符合这种延迟以及驱动的器件。从而达到综合的目的。dc的所有时序约束基础差不多就是setup time 和 hold time。 可以用下面的图片说明:所谓setup time即建立时间,也就说数据在时钟到来之前保持稳定所需要的时间,hold time 即保持时间,也就是说在时钟到来之后数据需要保持稳定的时间。在深入建 阅读全文
posted @ 2011-04-05 09:33
Goalkeeper
阅读(3261)
评论(0)
推荐(2)
摘要:
文章来源于 左左右右在测试文件中加入:initial begin $fsdbDumpfile("../database/test.fsdb"); //产生fsdb文件 $fsdbDumpvars; //产生模块中的所有信号的波形(除了mem类型) #3000 //运行时间 $finish; //结束endalways@(posedgeb32_clk)begin $fsdbDumpMem(bb.fifo1.ram); //每个时钟dump出mem的值,debussy(verdi)只记录改变的,所以文件格式不大end或者在initial里面加入$fsdbDumpMem(bb.f 阅读全文
posted @ 2011-04-05 09:30
Goalkeeper
阅读(7696)
评论(0)
推荐(0)

浙公网安备 33010602011771号