园游会丶

摘要： module counter( input clk, input rst_n, output reg[7:0] data_out ); //reg define reg [3:0] cnt; //假设计数器每计数十次，溢满一次 reg [2:0] lsm_cnt; //计数器每溢满一次,lsm_cn 阅读全文