摘要： 1、interface： interface 中的信号必须声明为logic，因为reg只允许在always块中赋值，wire至允许assign赋值，bit是两态，logic是四态的，且可以阻塞赋值也可以非阻塞赋值。 1、clocking block clocking规定了信号之间的时序关系。 2、m 阅读全文