摘要：1、芯片后仿的意义： 既然前仿保证了逻辑功能，STA 保证了时序，PT对各个corner进行了时序穷举计算并确保时序收敛，那么作为数字IC设计流程的最后一环后仿真的意义是什么呢？ 原因有若干： 1、 多时钟域的timing确认（跨时钟域信号的同步处理）。 2、由于异步处理部分在SDC约束文件中做的是 阅读全文

摘要：1、$(patsubst %.c,%.o, a.c b.c) 把字串“a.c b.c”符合模式[%.c]的单词替换成[%.o]，返回结果是“a.o b.o” 2、$(VAR:A=B) 对于一个已经定义的变量，可以使用“替换引用”将其值中的后缀字符（串）使用指定的字符（字符串）替换。格式为“$(VAR 阅读全文

摘要：https://www.cnblogs.com/digital-wei/p/6014450.html 一、前言 上一篇文章中已经描述了简单的脉冲同步器，它可以实现简单应用场景下的同步功能，同时也存在不少应用限制或缺陷，例如： （1） 对src_clk域dst_clk关系较为敏感，当src_clk与d 阅读全文

摘要：https://www.cnblogs.com/digital-wei/p/5925502.html 一、前言 在数字芯片设计中常常涉及不同的工作时钟域，在异步时钟域间控制交互、数据交互又涉及异步电路设计。良好、健壮的异步电路设计可提高系统的稳定性、可靠性、健壮性。本博文介绍异步电路中的脉冲同步设计 阅读全文

摘要：1、uvm object 使用config_db。<1>. uvm_object中通过config_db get得到变量 <2>. uvm_object中通过config_db set变量 2、uvm_config_db的方法： <1> set()方法：所有静态函数和方法在使用时，called us 阅读全文

摘要：1、interface： interface 中的信号必须声明为logic，因为reg只允许在always块中赋值，wire至允许assign赋值，bit是两态，logic是四态的，且可以阻塞赋值也可以非阻塞赋值。 1、clocking block clocking规定了信号之间的时序关系。 2、m 阅读全文