会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
lionsde
博客园
首页
新随笔
联系
订阅
管理
2019年6月22日
FPGA中亚稳态相关问题及跨时钟域处理
摘要: 转自https://www.cnblogs.com/kingstacker/p/7520199.html 前言 触发器输入端口的数据在时间窗口内发生变化,会导致时序违例。触发器的输出在一段时间内徘徊在一个中间电平,既不是0也不是1。这段时间称为决断时间(resolution time)。经过reso
阅读全文
posted @ 2019-06-22 10:36 lionsde
阅读(729)
评论(0)
推荐(0)
公告