limanjihe

导航

2018年11月1日 #

BCM5396的SPI理解

摘要: 参考文档链接:https://pan.baidu.com/s/1kuXJmULwtjOW1TeOuTRPQQ *时钟极性和相位 BCM538X / BCM5396用于根据以下标准发送/接收SPI数据:•时钟极性(CPOL)= 0或1 ;•时钟相位(CPHA)= 1 ;CPOL由SS在空闲状态下从高电 阅读全文

posted @ 2018-11-01 22:56 limanjihe 阅读(4124) 评论(5) 推荐(1)

理解AXI Quad Serial Peripheral Interface(SPI) IP核

摘要: reference : PG153-AXI Quad SPI v3.2 LogiCORE IP Product Guide.pdf 在使用MicroBlaze过程中,调用了此IP,所以有必须仔细学习下; 名词: XIP: eXecute In Place Motorola M68HC11 支持特性: 阅读全文

posted @ 2018-11-01 18:27 limanjihe 阅读(13254) 评论(2) 推荐(0)

xilinx 高速收发器Serdes深入研究-Comma码(转)

摘要: 一、为什么要用Serdes 传统的源同步传输,时钟和数据分离。在速率比较低时(<1000M),没有问题。 在速率越来越高时,这样会有问题 由于传输线的时延不一致和抖动存在,接收端不能正确的采样数据,对不准眼图中点。 然后就想到了从数据里面恢复出时钟去采样数据,即CDR 这样就不存在延迟不一致的情况, 阅读全文

posted @ 2018-11-01 15:29 limanjihe 阅读(4986) 评论(0) 推荐(0)

Zynq-PL中创建AXI Master接口IP及AXI4-Lite总线主从读写时序测试(转)

摘要: 转载:原文 http://www.eefocus.com/antaur/blog/17-08/423751_6cc0d.html 0. 引言 通过之前的学习,可以在PL端创建从机模式的AXI接口IP核。但是从机模式是被动接收数据,而不能主动的去获取数据,因此计划研究一下AXI Master接口的IP 阅读全文

posted @ 2018-11-01 14:57 limanjihe 阅读(8476) 评论(0) 推荐(1)

一步一步开始FPGA逻辑设计 - 高速接口之PCIe(转)

摘要: reference: https://blog.csdn.net/jackxu8/article/details/53288385 这篇文章主要针对Xilinx家V6和K7两个系列的PFGA,在Linux和Windows两种系统平台下,基于Xilinx的参考案例XAPP1052的基础上,设计实现了总 阅读全文

posted @ 2018-11-01 14:53 limanjihe 阅读(789) 评论(0) 推荐(0)

万兆网调试(转)

摘要: reference: https://blog.csdn.net/ningjinghai11/article/details/81984907 使用wireshark抓包注意事项: 由于网卡默认的一包数据比较小,应该手动设置成巨包格式。 步骤: 1.点击配置 2.高级->巨帧数据包->选择4096字 阅读全文

posted @ 2018-11-01 14:47 limanjihe 阅读(1516) 评论(0) 推荐(0)