2021年9月
net22 FPGA flash
摘要： SPI时序支持两种模式 两个标志位 CPOL CPHA CPOL 0　CPHA 0　(都为0的状态)　时钟来临之前是0 最后是0 CPOL 1　CPHA 1 （都为1的状态） 上升沿来临之前是高电平，然后变为低电平。最后一个时钟结束的时候为高。 在案例中使用 0 0的比较多（在使用SPI总线的时候要 阅读全文
posted @ 2021-09-27 13:34 涛大林 阅读(333) 评论(0) 推荐(0)