2021年9月
net11调用PLL ip核时钟完成分倍频
摘要： PLL 为模拟锁相环 集成在FPGA内部 称为硬核 DCM数字锁相环 ip核有三种 PLL属于硬核 芯片当中有固有的硬件电路来支持这个PLL 人写的一些verilog代码封装成的IP核称为软核 还有一种是在软核和硬核之间 软核通过编译工具生成的网表 称之为固核 组合逻辑的倍频不行 分频的时候还相对容 阅读全文
posted @ 2021-09-06 16:47 涛大林 阅读(307) 评论(0) 推荐(0)