摘要： 图一 全减器原理图 图一是用VHDL语言描述全减器的原理图。全减器依然用到了例化语句。其程序如下: library ieee;use ieee.std_logic_1164.all;entity f_jq isport(x,y,sub_in:in std_logic;diffr,sub_out:ou 阅读全文

摘要： 这是一个双二选1多路选择器的原理图，用VHDL语言描述，需要用到元器件例化语句。 首先编写2选一多路选择器。 entity mux21a is port(a,b,c:in bit; y：out bit )； end; architecture bhv of mux21a is begin proce 阅读全文

摘要： 1、顺序语句的概念 顺序语句的特点是，每一条顺序语句的执行顺序是与它们的书写顺序基本一致的。顺序语句只能出现在进程（process）和子程序中， 子程序包括函数（function）和过程（procedure）。 2.种类 进程语句、赋值语句、流程控制语句、等待语句、子程序调用语句、返回语句、空操作语 阅读全文

摘要： 1、逻辑运算符 （1）分类及功能 and（与），or（或），not（非），nand（与非），nor（或非），xor（异或），xnor（同或）。 （2）用法 a.操作数的数据类型必须符合操作符的要求 能进行逻辑运算的数据类型：bit、bit_vector、boolean,std_logic,std_l 阅读全文

摘要： 数据对象（data objects）：凡是可以被赋予一个值的对象称为数据对象，数据对象用于传递信号。 例：signal A :std_logic;数据对象类型 数据对象名 数据对象值的类型 1、信号 信号数据对象，代表电路内部传输线路，其在元件之间起互连作用。 信号数据对象的定义格式为： signa 阅读全文

摘要： （1）整数（integer） 定义位置：在std库的standard程序包中进行定义。即数值范围为-2^31~2^31。 （2）无符号（unsigned）和有符号（signed）类型 定义位置：有符号（signed）和无符号（unsigned）逻辑信号定义在库IEEE的程序包std_logic_ar 阅读全文

摘要： （1）LIBRARY和PACHAGE的声明部分 作用：库（Library）是用于存放预先编译好的程序（package），程序包中定义了数据集合体、逻辑操作和元件等。主要是声明在设计或实体中将用到的常数，数据类型，元件及子系统等。 使用格式：LIBRARY 库名； USE 库名.程序包名.ALL; 例 阅读全文

摘要： 1、条件语句 在VHDL结构体中用于描述逻辑功能和电路结构的语句可以分为顺序语句和并行语句两种类型。顺序语句的执行方式类似于普通软件语言的执行方式，是按照语句的前后排列方式逐条顺序执行的；在结构体中的并行语句，无论有多少行语句，都是同时执行的，与语句的前后次序无关。 在二选一多路选择器中描述电路功能 阅读全文

摘要： 2选1多路选择器，有两个输入激励信号，一个控制输入端，一个信号输出端。 其程序如下： ENTITY mux21a IS %实体部分 PORT(a,b,s:IN BIT; y:OUT BIT);%端口设置（因为2选一多路选择器只有逻辑运算符‘0’和‘1’，故端口信号a,b,s,y的数据类型都定义BIT 阅读全文

摘要： FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 阅读全文