用VHDL语言设计二选一多路选择器

2选1多路选择器，有两个输入激励信号，一个控制输入端，一个信号输出端。

其程序如下：

    ENTITY mux21a IS  %实体部分

       PORT(a,b,s:IN BIT;

                        y:OUT BIT);%端口设置（因为2选一多路选择器只有逻辑运算符‘0’和‘1’，故端口信号a,b,s,y的数据类型都定义BIT，不用调用设计库）

   END ENTITY mux21a; %结束实体部分

ARCHITECTURE BHV OF mux21a IS   %构建结构体（“ARCHITECTURE”是结构体函数，“BHV”是结构体名，可以自己定义）

                         BEGIN                               %开始

 PROCESS(a,b,s)               %进程语句起始

   BEGIN

    IF(s='1')   THEN  y<=a;   ELSE  y<=b;  %电路模块功能的描述

END IF;

END PROCESS;

END  ARCHITECTURE BHV;