摘要： 要将数据总线（2位或更多位宽度）从一个时钟域移到另一个时钟域，我们有几种处理方法。一下有几种方法可以采取。 1、格雷码：如果数据总线是单调计数器（即仅递增或递减），我们可以将其转换为格雷码，该格雷码具有跨时钟域的能力（在某些定时条件下） 2、数据冻结：如果数据总线是非单调的，则使用标志向其他域发出信 阅读全文

摘要： 一、背景 如果clk_a时钟域中的某个任务需要在clk_b时钟域中来完成。则可以采用以下设计：通过框图可知人任务的跨时钟域的处理相当于两个买冲刺你好的跨时钟域的处理。在两个标志信号跨时钟域完成后，在此期间相关任务的跨时钟域。 这只是其中的一种方法。 二、模板 模块 TaskAck_CrossDoma 阅读全文

摘要： 如果需要跨时钟域处理的是一个脉冲信号，那么之前的模型和方案便不不再适合。我们将信号只持续一个时钟周期的脉冲信号称之为“标志”。如果还是采用之前的设计方案的话可能，会由于两个时钟之间的比率太大而导致该脉冲标志消失或者显示的时间太长。 一、模型 当我们需要在clk_b(clk_a)时钟下使用到clk_a 阅读全文

摘要： 在做项目的时，我们经常会使用到多个时钟。每一个时钟在FPGA内部都会形成一个时钟域，如果一个时钟域中要用到另外一个时钟域的信号，也就形成了跨时钟域的操作，这时候要格外小心。 一、实际使用背景 假设在项目中需要在clk_b时钟域中用到用到来自clk_a中的信号。那么此信号就需要从clk_a时钟域跨越到 阅读全文