2019年8月20日
摘要：
https://mp.weixin.qq.com/s?__biz=MzUzODczODg2NQ==&mid=2247485270&idx=1&sn=df1034f318f5954a99d33978176516da&chksm=fad26e88cda5e79eec77a163724dfae43f2ba 阅读全文
posted @ 2019-08-20 23:42
春风一郎
阅读(730)
评论(0)
推荐(0)
摘要：
在Innovus中从ccopt 后的timing report中可以看到clock delay是从负值开始算起的，这个是因为在ccopt过程中进行了的update latency的动作。 基于block level的设计进行分析，假设在sdc中对clock 没有设置source&network la 阅读全文
posted @ 2019-08-20 23:38
春风一郎
阅读(6528)
评论(2)
推荐(0)
摘要：
如何debug 一颗cell 或一段net 的delay, 常用的办法是用report_delay_calculation 报这颗cell 或这段net, 会得到形式如下的report, 从该report 中可以得到： 表头需要特别关注的是command, 确定report 的对象及加的option 阅读全文
posted @ 2019-08-20 22:52
春风一郎
阅读(2735)
评论(0)
推荐(0)
摘要：
三部分：表头/launch path /capture path 1.表头 1） 工具版本信息：如示例中的18.10-p001，对某个具体项目timing signoff 工具的版本最好保证一致； 操作系统信息：这一项无关紧要。 生产日期：这一项还是有看一下的必要，避免低级错误，哼哧哼哧debug 阅读全文
posted @ 2019-08-20 22:37
春风一郎
阅读(9423)
评论(0)
推荐(0)
摘要：
S CRPR clock reconvergence pessimism removal C CPPR clock path pessimism removal 剔除公共clock path上的悲观度。 看图说话，上图是最常见最基本的一条timing path: 有launch clock path 阅读全文
posted @ 2019-08-20 22:06
春风一郎
阅读(7722)
评论(0)
推荐(0)
摘要：
1.描述接口逻辑的模型。 2.包括 netlist spef sdc def 3.所有以上文件只描述和接口相关的逻辑，其他逻辑一概排除 3.用于STA/PR/DC的hierachical flow,相对于ETM model,更精确，ETM 只包含接口的timing arc信息，无法精确的进行cros 阅读全文
posted @ 2019-08-20 20:38
春风一郎
阅读(2319)
评论(0)
推荐(0)
摘要：
proc rn { net_name } {puts " "puts "Net name : $net_name : "set name_rule [dbget [dbget top.nets.name $net_name -p].rule.name]set flag_clk [dbget [dbg 阅读全文
posted @ 2019-08-20 17:10
春风一郎
阅读(771)
评论(0)
推荐(0)
浙公网安备 33010602011771号