摘要： 先简单说说这段时间遇到的问题。FPGA采集前端scaler的视频数据。像素时钟（随路时钟），视频数据，行场同步，DE。这些信号进入FPGA后。通过CSC（颜色空间转换）。输出后的图像有噪点。通过查看时序报告。时序没有过。然后通过随路时钟将这些信号用寄存器打了两拍。时序也没有通过。时序错误少了很多。于是考虑到Input Delay。FPGA在高速IO传输时，只有合理约束。保证IO的建立时间和保持时... 阅读全文

摘要： 一：v-by-one技术产生背景 LVDS已经在业界盛行多年，近来电视解析度和播放格式的进展已经导致频宽需求大幅增加，具有60Hz和120Hz甚至240Hz更新频率的电视已经在商店内 贩售。2012年的国际消费性电子展(CES)甚至还陈列了4K×2K的电视。因此，用来支援这些频宽的LVDS线路的数目大增，导致电视製造商頇负担更多生產上 的成本和复杂性。随著市场预估有... 阅读全文

摘要： module test(a,b,c); input a; input b; output c; assign c = a^b;endmodule博客客户端下载http://windows.microsoft.com/zh-cn/windows-live/essentials-other#essentials=overviewother安装配置方法http://www.cnblogs.com/liuxianan/archive/2013/04/13/3018732.html上面代码是verilog高亮显示效果.参考网址http://www.cnblogs.com/liuxia... 阅读全文

摘要： 终于开始写博客啦。以前一直打算写。由于工作忙一次次延期了。写博客的好处不必多说。以前有一些学习心得总是用一个word，或者note记录一些。时间久了都不知道弄哪儿去了。。从今天开始记录学习中点点滴滴。1：Emacs 基本操作C- 表示 Ctrl 键。C-f 就表示：按住Ctrl 键再输入 f。M- 表示 META（或 EDIT 或 ALT）键。 如果你的键盘上没有 META 、EDIT 或 ALT 键，用下述方法也等效： 先按一下 ESC 键然后放开，再输入 。我们用 来表示 ESC 键。C-v 向前移动一屏M-v 向后移动一屏C-l 重绘屏幕，并将光标所在行置于屏幕的中央 光标移动　... 阅读全文