05 2013 档案

摘要：正则表达式学习正则表达式学习Table of Contents1 简述2 预热2.1 推测2.2 特殊字符3 匹配规则不完全小总结3.1 匹配预定义的字符3.2 转义符'\'3.3 匹配自定义的字符集合3.4 反义3.5 匹配次数限定符3.6 位置匹配符4 未完1 简述 正则表达式就是regular expression，简写是regex或者regexp。 正则表达式就是用一组特定字符串来描述一段文本规律，用来查找文本用的，对我来说的话就是在编辑器里面用用。2 预热 正则表达式历史悠久，版本众多。细看之下，Vim和Emacs的正则表达式还各有不同的，跟网上找的文档里面也不一样。 阅读全文

摘要：28335不单单是个CPU，还有非常多的外设功能模块，像是ADC、SCI、PWM、CAN什么的。这些模块的的功能是有专门的硬件控制器来完成的，在运行时不会占用CPU资源，只是在配置和进行数据交互时才会用到CPU指令。就像你使用SCI只需设置好波特率和相关的中断，然后做好数据的收发，数据的串并/并串转换、fifo的控制、并行帧监测这都是由硬件模块完成。 CPU跟这些模块的接口就是这些模块的寄存器，模块的配置和访问操作都是通过读写相关寄存器来完成的。这些寄存器的物理存储空间是直接并入数据地址空间的，所以不需要另外的读写指令来操作这些寄存器。 28335里面又把这些模块的寄存器分为4组，分... 阅读全文

摘要：初学verilog的刚知道还有可综合不可综合的时候，觉得可综合的verilog真是太简单了，用到的语法只有一点点，现在看看实在是孤陋寡闻了。今天了解到的新的东西总结一下：verilog-2001的RTL可综合标准可以参考文档 IEEE P1364.1 / D1.6 Draft Standard for Verilog(R) Register Transfer Level Synthesis，这个文档规定了综合工具对语法的支持；线网类型除了wire之外还有tri,tri0,tri1,wand,wor,triand,trior,suppy0,supply1，其中：tri,tri0,tri1表示.. 阅读全文

摘要：1 module bnbasm (/*AUTOARG*/ 2 // Outputs 3 q1, q2, 4 // Inputs 5 clk_osc 6 ) ; 7 input clk_osc; 8 output [7:0] q1,q2; 9 10 reg [7:0] q1,q2;11 always @(posedge clk_osc)12 begin13 q1=q1+8'd1;14 q2=q1;15 end16 endmodule //View Code 这段代码综合出的RTL模型为：将过程块中的... 阅读全文