11 2019 档案

20191130周六浙江美术馆纤维艺术特展
摘要：2019年11月30日，浙江省博物馆联合丝绸博物馆和美院在搞一个纤维艺术的展览。虽然去过浙美。还是忘记要从南山路进去了。 这个展览是三年搞一次也是第三次。恩，略微有点误会。今年的主题是无界之归？ 大厅的大的电子屏始终没搞明白是什么玩意儿，好像是缝纫机操作的样子。 首先看的就是盐田千春的展览 表达的是 阅读全文
posted @ 2019-11-30 21:16 kongchung 阅读(1054) 评论(0) 推荐(0) 编辑
特斯拉全自助驾驶芯片初始Meet Tesla FSD SoC
摘要：Tesla Full Self Drive SoC 芯片大小是20*13mm=260mm^2, 使用的是SAMSUNG的14nm的工艺，功耗大约是36W；主要的模块是：CPU是3个4Core的Arm Cortex-A72 @ 2.2GHzGPU是1个 @ 1GHz ，FP64能力是600GFLOPsNPU是2个 @2.0GHz的自己的处理器，FP8的能力是38.86TFLOPs*2颗支持的内存是：... 阅读全文
posted @ 2019-11-29 21:09 kongchung 阅读(1501) 评论(0) 推荐(0) 编辑
DDR，GDDR，HBM的进化和区别
摘要：DDR就是双倍速率。以1600MHz的内存条为例，X64的位宽，带宽就是：1600MHz*2倍速率*64bit/8/1000=3.2*8=25.6GB/s;以8Channel的Intel ICX处理器为例，带宽可以达到8*25.6GB/s=204.8GB/s以8Channel的AMD ROME处理器为例，带宽可以达到8*25.6GB/s=204.8GB/s以1333MHz的内存条为例，X64的位宽... 阅读全文
posted @ 2019-11-29 07:16 kongchung 阅读(11063) 评论(0) 推荐(1) 编辑
Multi chip package多芯片封装技术对比
摘要：1. 传统多芯片模块封装技术Die 2 Die的通信是通过基板电路实现的，优点是可靠，缺点是集成的密度比较低。是一种非常原始的方式。例子：amd Naples 的四个Chiplet之间的通信也是使用这种方式。2. 使用硅中介层的封装技术 -2.5D封装Silicon Interposer起承上启下的作用缺点是：增加了厚度，增加了成本，所有Die出去的型号都要通过TSV技术过孔原本不必要，增加了成本... 阅读全文
posted @ 2019-11-29 07:13 kongchung 阅读(3559) 评论(0) 推荐(0) 编辑
Aurora 极光 A21超算将会使用SPR CPU和Ponte Vecchio GPU
摘要：Aurora极光 A21 超算 Aurora是Intel 和Cray为能源部下面的阿公国家实验室建造的e级别的超算集群。预计2021年建成，2022年交付。A21后面的21就代表2021年。之前预计是使用Intel Phi处理器实现，但是因为2019年Intel放弃Phi处理器的进一步的开发。而产生 阅读全文
posted @ 2019-11-27 22:39 kongchung 阅读(720) 评论(0) 推荐(0) 编辑
Summit中的Power服务器的带宽计算
摘要：Summit Power服务器的带宽的计算 看CPU之间的SMP的速度，SMP的单向带宽：16GT/s*32bit/8=64GB/s； 看CPU和内存之间的带宽的计算，内存8通道*2666MHz*64bit/8/1000=8*21.328GB/s=170.624GB/s=166.625GiB/s 看 阅读全文
posted @ 2019-11-25 22:07 kongchung 阅读(335) 评论(0) 推荐(0) 编辑
Intel UPI/QPI/CXL带宽计算
摘要：Intel QPI和UPI的带宽 一条8GT/s的QPI的单向带宽：8GT/s*16bit/8=16GB/s 一条9.6GT/s的QPI的单向带宽：9.6GT/s*16bit/8=19.2GB/s 一条10.4GT/s的UPI的单向带宽：10.4GT/s*16bit/8=20.8GB/s PCIe的 阅读全文
posted @ 2019-11-09 16:46 kongchung 阅读(5752) 评论(2) 推荐(1) 编辑
Apple ARM SoC和Apple Mac OS X 的Codename
摘要：Apple ARM SoC for Mobile Devices Apple公司的基于ARM架构的移动处理器的微架构的Codename，基本上都是风， A7 Cyclone 旋风 A8 Typhoon 台风 A9 Twister 龙卷风 A10 Hurricane 龙卷风 协处理器 Zepher 微 阅读全文
posted @ 2019-11-09 14:18 kongchung 阅读(250) 评论(0) 推荐(0) 编辑
NVLink和NVSwitch的带宽
摘要：NVLink NVLink主要加速CPU和NVIDIA GPU之间的互联速度，需要CPU的支持，例如IBM的Power的某些CPU支持，intel的CPU不支持；也用于加速NVIDIA GPU和NVIDIA GPU之间的互联速度； 是一种点对点结构的串行通信协议； 版本 速度 Lans Per Li 阅读全文
posted @ 2019-11-09 11:22 kongchung 阅读(3472) 评论(0) 推荐(0) 编辑
AMD NAPLES CPU互联带宽和内存带宽计算
摘要：基本信息 Naples是基于Zen微架构的一款支持X86-64指令集的处理器的代号； 支持256bit的AVX2和2个128bit 的FMA，那么浮点运算能力就是2*128*2/64=8FLOPs/Cycle; Naples有四个核心，也就是4个Die； 参考文献：https://en.wikich 阅读全文
posted @ 2019-11-09 10:12 kongchung 阅读(1200) 评论(0) 推荐(0) 编辑