【连载】【FPGA黑金开发板】Verilog HDL那些事儿--串口发送|接收 封装(十九)
摘要:
声明:本文为原创作品,版权归akuei2及黑金动力社区(http://www.heijin.org)共同所有,如需转载,请注明出处http://www.cnblogs.com/kingst/ 5.5 实验十八:串口发送|接收 封装 在5.3章的蜂鸣器封装实验中,介绍了FIFO在封装中用于缓冲输入信息,从而使得该接口可以独立于上一层模块。相反的,在5.4章的PS2封装试验中,FIFO用于输出信息的缓... 阅读全文
posted @ 2010-10-29 19:15
FPGA黑金开发板
阅读(2639)
评论(3)
推荐(0)
浙公网安备 33010602011771号