06 2017 档案

摘要：将PL侧的4个IO设置成gpio口，调用axi-gpio模块。 vivado搭建原理图：zynq <-> AXI_Interconnect <-> AXI_GPIO <-> gpio[3:0] 设置约束 寄存器地址 设置in/out和data 阅读全文

摘要：封装函数位于bsp文件下xgpiops.h 选XGpioPs_WritePin()函数分析（\gpiops_v3_1\src\xgpiops.c） 选XGpioPs_WriteReg()分析（xgpiops_hw.h）。Xil_Out32()是基础共享的，具体化成Gpio专用的。 分析Xil_Out 阅读全文

摘要：在某电子商城网上买了松下的PA1a-5V继电器，控制交流电，大概率在吸合之后不释放。 拆开外壳如下图，绿框是线圈控制部分，红框是交流接触部分。 线圈通电后，中心的铁块磁化，吸合另一块带黑胶绝缘的铁条，该铁条再推动铜色的触点吸合。以此实现了高压隔离。 控制切换中，能够听到释放的声音；拆开后也能看到铁条 阅读全文

摘要：提要： 如果想通过axi总线控制bram，调用axi_bram_ctrl模块，那么后端的bram必须要配置成Bram Ctrl MODE； 如果是全部自己写代码控制bram，建议用stand alone MODE，地址线的分配跟思维一致； 最理想的方式是双口ram一侧是axi的bram-ctrl模式 阅读全文

摘要：分析几个芯片的控制接口，为下一步写verilog代码做准备。 首先，受限于adc的work频率最大27mhz，整个控制模块的平台 clk=20mhz，50ns。 供电芯片 4个共用一个spi接口，通过/sync[4:1]来区分，相当于片选信号 时序分析： t1=20ns(min)@3.3V，sclk 阅读全文