我的随笔

芯片背景知识（二）用verilog HDL进行RTL设计的注意事项——Thinking of hardware

程序媛莫可可 2022-04-30 15:03 阅读:89 评论:0 推荐:0

芯片背景知识（一）SoC设计流程，SoC描述层次

程序媛莫可可 2022-04-30 14:58 阅读:962 评论:0 推荐:0

System Verilog (9) 结构体

程序媛莫可可 2022-04-01 10:57 阅读:556 评论:0 推荐:0

System Verilog (8) 队列

程序媛莫可可 2022-03-31 20:45 阅读:625 评论:0 推荐:0

System Verilog (7) 在class类中用数组排序

程序媛莫可可 2022-03-31 19:59 阅读:290 评论:0 推荐:0

System Verilog (6) 数组操作

程序媛莫可可 2022-03-31 15:19 阅读:1983 评论:0 推荐:0

System Verilog (5) 联合数组

程序媛莫可可 2022-03-31 14:20 阅读:850 评论:0 推荐:0

System Verilog (4) 数组 Arrays

程序媛莫可可 2022-03-30 22:57 阅读:1267 评论:0 推荐:0

System Verilog (3) 枚举

程序媛莫可可 2022-03-29 22:22 阅读:637 评论:0 推荐:0

System Verilog (2) 字符串

程序媛莫可可 2022-03-29 19:56 阅读:866 评论:0 推荐:0