2020年10月1日
verilog语言简述
摘要： verilog语言简述 ​ verilog是硬件描述语言，并不是单纯的“敲代码”。 C语言与Verilog的最大区别 互连：在硬件系统中，互连可以将实现模块间的连接，而C语言中并没有这样的变量。Verilog的wire型变量配合一些驱动结构能有效地描述出网线地互连 并发：C语言天生是串行的，不能描述 阅读全文
posted @ 2020-10-01 10:41 习惯科夫 阅读(3164) 评论(0) 推荐(0)