摘要: 备注:待亲手实验 讲评: (1)编译器参数: 改makefile 1.降精度 -O3:精度误差累加可能会出错 2.xHost:intel编译优化,告诉编译器生成编译主机处理器上可用的最高指令集的指令。无脑加就行。 3.开向量模块(intel编译器) 修改过的makefile (2)改代码 1.函数i 阅读全文
posted @ 2018-12-13 00:29 iwanna 阅读(440) 评论(0) 推荐(0) 编辑
摘要: 一、总教程: https://www.weibo.com/ttarticle/p/show?id=2313501000014189253469889617 (1)lammps很大,服务器网很慢。。。大概要40min才能下下来 (2)校园网有时候能上别的网站但连不上服务器(显示unreachable) 阅读全文
posted @ 2018-12-04 14:30 iwanna 阅读(1513) 评论(0) 推荐(0) 编辑
摘要: (1) 推荐使用xshell 官网,选家庭和学校,写个名字和邮箱,会把下载链接发到邮箱,安装的时候填一下名字就行 添加链接,端口号22 使用rz上传,sz+路径下载 (2) 1.下载pscp.exe 2.配置环境变量:https://blog.csdn.net/Imagine_Dragon/arti 阅读全文
posted @ 2018-11-26 16:39 iwanna 阅读(906) 评论(0) 推荐(0) 编辑
摘要: 理论部分:在黑金pdf的11.1中断控制器和计数器 1.PL 板子上使能中断,好像不用再加中断的ip。 2.PS 都要通过DIC(中断控制器) (1)dma有个中断,但dma由cpu控制,dma中断不用手动连在ps上。见dma。 (2)PL中断请求 (以下内容来自 https://blog.csdn 阅读全文
posted @ 2018-11-25 23:16 iwanna 阅读(1141) 评论(0) 推荐(0) 编辑
摘要: 解决: dma应该只有一个硬件设备(固定映射),然后一个dma顺序完成不同的写任务。 bram ctrl的映射地址是edit addr的那个,但是不能直接使,要用宏定义的那个数(后面多了一个U,我也不知道为啥)。找自己的bram ctrl的base宏定义是什么名字要去xparameters.h找,看 阅读全文
posted @ 2018-11-25 16:36 iwanna 阅读(396) 评论(0) 推荐(0) 编辑
摘要: 1.PL端 2.PS端 axi已经被映射到了地址空间上,所以直接访存写就行了。lite好像没有握手。pl还没看,好像有个fifo,也不知道怎么保证数据有效的。 映射的地址看hdf。hdf真是个好东西。 //从某个地址读数据 u8 Xil_In8(INTPTR Addr); u16 Xil_In16( 阅读全文
posted @ 2018-11-24 22:58 iwanna 阅读(368) 评论(0) 推荐(0) 编辑
摘要: /** * 这个example比较简单,主要是用config初始化真设备,然后用虚址写bram * @file xbram_example.c * 用XBram测 * This file contains a self test example using the BRAM driver (XBram). * * * * MODIFICATION HISTORY: * * Ver Who... 阅读全文
posted @ 2018-11-24 22:43 iwanna 阅读(613) 评论(0) 推荐(0) 编辑
摘要: /****************************************************************************** * * Copyright (C) 2009 - 2015 Xilinx, Inc. All rights reserved. * * Permission is hereby granted, free of charge, to a... 阅读全文
posted @ 2018-11-24 14:06 iwanna 阅读(707) 评论(0) 推荐(1) 编辑
摘要: 改mss后import example 主要是用fat的函数读写sd fat文档:http://elm-chan.org/fsw/ff/00index_e.html (1)f_mkdir清空sd卡,抄的时候记得把这个删掉。 (2)文件读写用的assic码,比如写的1,读出来%d的话是49,所以要处理 阅读全文
posted @ 2018-11-24 11:04 iwanna 阅读(1486) 评论(0) 推荐(0) 编辑
摘要: 经验: 1.连线和修改ip很麻烦。最好把所有verilog放到一个工程里,先不生成ip,先用add module放到画板上会快很多,还不容易混ip(因为名字真的很难起) 2.虽然综合很慢,但是连线还是要连一步测一步,如给数据直接用out等先测试。后期有错十分绝望,根本没法调,还得再走一遍。所以应该尽 阅读全文
posted @ 2018-11-24 11:03 iwanna 阅读(877) 评论(0) 推荐(0) 编辑