2024年2月28日
缓存一致性协议MESI
摘要： 从 Cache 说起 如今的多核计算机往往包含多个 CPU 核心，其中每个 CPU 有自己独立的 Cache L1、Cache L2，同时多个 CPU 共享主存。 由于 CPU 获取指令数据的速度远快于主存，所以通过一级缓存、二级缓存等等来降低 CPU 从主存获取数据的频率，提升性能。 CPU 不会 阅读全文
posted @ 2024-02-28 11:27 Stitches 阅读(80) 评论(0) 推荐(0)