摘要：最近开始学习verilog，也看了一点SystemVerilog，顺带折腾了一下常用的开发环境。 经过反复折腾，适合学习verilog语言本身的，感觉还是iverilog简单，写完测试，打印输出，速度比较快，还可以gtkwave看看波形。其他无论使用Quartus还是Vivado都有点慢。 如果学习 阅读全文

摘要：我使用ModelSim的Starter版学习， 在这一段代码上报错： module TestArray; int j = 1, q2[$] = {3,4}, q[$]={0,2,5}; initial begin //q.insert(1, j); //q.insert(3,q2); q.delet 阅读全文

摘要：慢慢开始摸索FPGA仿真软件的用法，渐渐熟悉，用起来和C++的IDE也差不多的感觉。 同一段代码，在Quartus下，编译后的逻辑图如下图所示： 这图与我那本N年前在书店5块钱购买的《精通Verilog HDL语言编程》有点不太一样。估计是软件设计改进了。 然后，想起来我还安装了VIVADO，那就也 阅读全文

摘要：最近在看一些芯片验证的书籍，逐步学习数字芯片的一些测试原理。以前的混合芯片测试，大多不需要了解其内部的具体原理，很多情况下，了解基本的I/O结构和通讯方式即可。但想更进一步学习，无论如何都避不开verilog了。从SSI，MSI，LSI，VLSI到ULSI，再到如今的Soc，数字电路规模的进步速度远 阅读全文