摘要: 7、时钟和复位 7.1.1时钟 每个组件使用单个时钟源HCLK。所有输入信号均在HCLK的上升沿采样,所有输出信号的变化必须发生在HCLK上升沿之后。 7.1.2复位 HRESETn是唯一复位信号,可以异步置为,但需要HCLK上升沿后同步置低。 组件必须定义复位信号需要保持的最小周期数,以确保组件完 阅读全文
posted @ 2022-08-05 21:36 骑猪上树的少年 阅读(383) 评论(0) 推荐(0)
回到顶部