摘要：
寄存器重命名 7.1 概述 数据相关性分为WAW、WAR、RAW，只有RAW是真的相关性，其他两种相关性都是和寄存器名字相关，可通过寄存器重命名解决。 由于是寄存器个数有限导致了假相关性的存在，那么解决办法就是增加寄存器个数。如果增加指令集中的寄存器个数，那么会导致以前的程序需要重新编译。所以可以采 阅读全文
posted @ 2022-02-22 17:36
骑猪上树的少年
阅读(835)
评论(0)
推荐(0)
摘要：
DC综合 1、综合分类 行为级综合 RTL级综合 逻辑级综合 准备好源代码，最终完成RTL级综合 2、DC综合 2.1 转换 综合工具将源代码转化为中间网表 2.2 优化 综合工具对中间级网表优化，去掉冗余单元，加入限制条件对电路进行优化。 2.3 映射 将优化后的电路映射到工艺库 3、编写利于综合 阅读全文
posted @ 2022-02-22 15:41
骑猪上树的少年
阅读(1549)
评论(0)
推荐(0)
摘要：
指令集体系 5.1 复杂指令集和精简指令集 指令集ISA：包含基本数据类型、指令、寄存器、寻址模式、存储体系、中断、异常以及外部I/O等内容。 5.2 精简指令集概述 MIPS指令集 I-type：使用16位立即数，rs、rt为源寄存器和目的寄存器 J-Type：使用26位立即数，一般用于跳转类型指 阅读全文
posted @ 2022-02-22 14:55
骑猪上树的少年
阅读(269)
评论(0)
推荐(0)
摘要：
指令解码 指令解码：将指令中携带的信息提取出来，处理器使用这些信息来控制后续的流水线执行这条指令。 CISC指令长度不固定，解码首先需要分辨指令边界，寻址方式也很复杂，提升了解码难度。 RISC指令长度固定，寻址方式相对简单，解码更容易。 超标量处理器希望一个周期能够解码n条指令，对应n个解码电路。 阅读全文
posted @ 2022-02-22 14:55
骑猪上树的少年
阅读(369)
评论(0)
推荐(0)
摘要：
分支预测 4.1 概述 分支预测和Cache一起左右着处理器的性能，一个准确度很高的分支预测是提高处理器性能的关键部件。但由于不同程序的不同特性，适用于某个程序的分支预测器可能在另一个程序上效果很差。 取指阶段要对跳转指令进行预测，避免流水线无用功造成浪费。如果等到跳转结果计算出来再进行取指，就会造 阅读全文
posted @ 2022-02-22 14:54
骑猪上树的少年
阅读(598)
评论(0)
推荐(0)
浙公网安备 33010602011771号