01 2021 档案

【PDF】静态时序分析圣经翻译计划
摘要：完结撒花 独立文章请点击下面链接 静态时序分析圣经翻译计划 关注微信公众号摸鱼范式，后台回复STA获取【汉化】Static Timing Analysis for Nanometer Designs A Practical Approach PDF度盘链接 阅读全文
posted @ 2021-01-27 12:16 空白MAX 阅读(1300) 评论(0) 推荐(0)
【附录C SPEF】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本附录将介绍标准寄生参数提取格式（SPEF），它是IEEE Std 1481标准的一部分。 C.1 基础 SPEF允许以ASCII交换格式描述设计的寄生信息（R，L和C）。用 阅读全文
posted @ 2021-01-24 21:04 空白MAX 阅读(705) 评论(0) 推荐(0)
【附录B：SDF 下】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 B.4 映射示例 以下是将SDF结构映射到VHDL泛型（generic）和Verilog HDL声明（declaration）的示例。 传播延迟 从输入端口A到输出端口Y的传 阅读全文
posted @ 2021-01-22 17:09 空白MAX 阅读(287) 评论(0) 推荐(0)
【附录B：SDF 上】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本附录将介绍标准延迟标注格式，并说明了如何在仿真中执行反标。 延迟格式描述了设计网表的单元延迟和互连走线延迟，无论设计是用两种主要硬件描述语言（VHDL或Verilog HD 阅读全文
posted @ 2021-01-20 15:53 空白MAX 阅读(1014) 评论(0) 推荐(0)
【附录A SDC】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本附录将介绍1.7版本的SDC格式，此格式主要用于指定设计的时序约束。它不包含任何特定工具的命令，例如链接（link）和编译（compile）。它是一个文本文件，可以手写或由 阅读全文
posted @ 2021-01-19 21:20 空白MAX 阅读(747) 评论(0) 推荐(0)
【第十章 鲁棒性检查 下】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 10.9 统计静态时序分析 到目前为止介绍的静态时序分析技术是确定性的，因为分析基于的是设计中所有时序弧的固定延迟。每个时序弧的延迟都是根据工作条件以及工艺和互连模型计算得出 阅读全文
posted @ 2021-01-18 10:35 空白MAX 阅读(370) 评论(0) 推荐(0)
【第十章 鲁棒性检查 中】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 10.5 时钟门控检查 当一个门控信号（gating signal）可以控制逻辑单元中时钟信号（clock signal）的路径时，将会执行时钟门控检查（clock gati 阅读全文
posted @ 2021-01-17 15:45 空白MAX 阅读(513) 评论(0) 推荐(0)
【第十章 鲁棒性检查 上】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本章节将介绍特殊的STA分析，例如时间借用（time borrowing）、时钟门控（clock gating）和非时序（non-sequential）检查。此外，还介绍了高 阅读全文
posted @ 2021-01-15 20:26 空白MAX 阅读(720) 评论(0) 推荐(0)
【第九章 接口分析 下】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 9.3 DDR SDRAM接口 DDR SDRAM接口可以看作是上一节中所介绍的SRAM接口的一种扩展。就像SRAM接口一样，有两条主要的总线，图9-9说明了DUA和SDRA 阅读全文
posted @ 2021-01-14 15:37 空白MAX 阅读(300) 评论(0) 推荐(0)
【第九章 接口分析 上】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本章节将介绍各种类型输入和输出路径的时序分析过程以及几种常用的接口，还介绍了特殊接口（例如SRAM）的时序分析和源同步接口（例如DDR SDRAM）的时序分析。 9.1 IO 阅读全文
posted @ 2021-01-12 21:12 空白MAX 阅读(370) 评论(0) 推荐(0)
【第八章 时序检查 下】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 8.9 举例 在本节中，我们将介绍发起和捕获时钟的不同情况，并分别说明如何执行建立时间和保持时间检查。图8-28为所举例子的示意图： 半周期路径——情况1 在此示例中，两个时 阅读全文
posted @ 2021-01-11 15:41 空白MAX 阅读(266) 评论(0) 推荐(0)
【第八章 时序检查 中】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 8.3 多周期路径 在某些情况下，两个触发器之间的数据路径可能需要一个以上的时钟周期才能传播通过逻辑。在这种情况下，这条组合逻辑路径会被定义为多周期路径（multicycle 阅读全文
posted @ 2021-01-11 15:18 空白MAX 阅读(558) 评论(0) 推荐(0)