SPI（Serial Peripheral Interface）

SPI（Serial Peripheral Interface，串行外设接口）是Motorola公司提出的一种同步串行数据传输标准，是一种高速的，全双工，同步的通信总线，在很多器件中被广泛应用。

 1.SPI的相关缩写

SS: Slave Select，选中从设备，片选。

CKPOL (Clock Polarity) = CPOL = POL = Polarity = （时钟）极性

CKPHA (Clock Phase)   = CPHA = PHA = Phase = （时钟）相位

SCK = SCLK = SCL = SPI的时钟（Serial Clock）

Edge = 边沿，即时钟电平变化的时刻，即上升沿(rising edge)或者下降沿(falling edge)。

对于一个时钟周期内，有两个edge，分别称为：

Leading edge = 前一个边沿 = 第一个边沿，对于开始电压是1，那么就是1变成0的时候，对于开始电压是0，那么就是0变成1的时候；

Trailing edge = 后一个边沿 = 第二个边沿，对于开始电压是1，那么就是0变成1的时候（即在第一次1变成0之后，才可能有后面的0变成1），对于开始电压是0，那么就是1变成0的时候；

 2.SPI的接口

SPI接口经常被称为4线串行总线，以主/从方式工作，数据传输过程由主机初始化。

如图1所示，其使用的4条信号线分别为：

1) SCLK：串行时钟，用来同步数据传输，由主机输出；

2) MOSI：主机输出从机输入（Master Output Slaver Input）数据线；

3) MISO：主机输入从机输出数据线；

4) SS：片选线，低电平有效，由主机输出。

在SPI总线上，某一时刻可以出现多个从机，但只能存在一个主机，主机通过片选线来确定要通信的从机。这就要求从机的MISO口具有三态特性，使得该口线在器件未被选通时表现为高阻抗。

3.数据传输

在一个SPI时钟周期内，会完成如下操作：

1) 主机通过MOSI线发送1位数据，从机通过该线读取这1位数据；

2) 从机通过MISO线发送1位数据，主机通过该线读取这1位数据。

这是通过移位寄存器来实现的。如图2所示，主机和从机各有一个移位寄存器，且二者连接成环。随着时钟脉冲，数据按照从高位到低位的方式依次移出主机寄存器和从机寄存器，并且依次移入从机寄存器和主机寄存器。当寄存器中的内容全部移出时，相当于完成了两个寄存器内容的交换。主机和从机的发送数据是同时完成的，两者的接收数据也是同时完成的。

 

 

4.时钟极性和时钟相位

在SPI操作中，最重要的两项设置就是时钟极性（CPOL或UCCKPL）和时钟相位（CPHA或UCCKPH）。时钟极性设置时钟空闲时的电平，时钟相位设置读取数据和发送数据的时钟沿。

所以为了保证主从机正确通信，应使得它们的SPI具有相同的时钟极性和时钟相位。

1)      时钟极性 CKPOL (Clock Polarity) = POL = Polarity =CPOL

= IDLE state of SCK=SCLK空闲IDLE的时候，其电平的值是低电平0还是高电平1。

CPOL=0，时钟空闲idle时候的电平是低电平，所以当SCLK有效的时候，就是高电平，就是所谓的active-high；

CPOL=1，时钟空闲idle时候的电平是高电平，所以当SCLK有效的时候，就是低电平，就是所谓的active-low；

2)      时钟相位 CKPHA (Clock Phase) = PHA = Phase = CPHA

capture strobe = latch = read = sample，都是表示数据采样，数据有效的时刻。相位，对应着数据采样是在第几个边沿（edge），是第一个边沿还是第二个边沿，0对应着第一个边沿，1对应着第二个边沿。

CPOL=0：

对于CPHA=0，idle时候的是低电平，第一个边沿就是从低变到高，所以是上升沿；

对于CPHA=1，idle时候的是低电平，第二个边沿就是从高变到低，所以是下降沿；

CPOL=1：

对于CPHA=0，idle时候的是高电平，第一个边沿就是从高变到低，所以是下降沿；

对于CPHA=1，idle时候的是高电平，第二个边沿就是从低变到高，所以是上升沿；

 

5.软件中如何设置SPI的极性和相位

设置SPI的模式，是从设备的模式，决定了主设备的模式。所以要先去搞懂从设备的SPI是何种模式，然后再将主设备的SPI的模式，设置和从设备相同的模式，即可正常通讯。对于从设备的SPI是什么模式，有两种：

（1）固定的，设备硬件决定的。（2）可配置的，由软件自己设定