摘要：网上有很多关于CORDIC算法的资料，看了之后觉得还是wikipedia讲述的更加清晰，特此总结+转载http://en.wikipedia.org/wiki/CORDIC算法思想CORDIC算法是一种对目标值进行逼近的迭代算法，且迭代次数越多精度越高。迭代过程中仅仅需要除2运算和加减运算，因此特别... 阅读全文

摘要：语法简述在Verilog-1995中，只有integer数据类型被转移成有符号数，而reg和wire数据类型则被转移成无符号数。由于integer类型有固定的32位宽，因此它不太灵活。在Verilog-2001中，有符号形式也被扩展到reg和wire数据类型中。新加一个关键字，signed，可以按照... 阅读全文

摘要：一般常见的分频器的最小单位为1，并且输出时钟为50%占空比。对于N+0.5倍分频也不难实现，但是却难以实现50%占空比，本文参考网上的思路，给出了一种实现N+0.5分频器的实现方法以及Verilog仿真源码。对于分频器，k分频说明分频后的时钟周期等于k倍原时钟周期，则(n-0.5)分频的思路：1、设... 阅读全文

摘要：之前用Multisim做运放电路仿真时发现运放输出大于电源轨的现象，有时想拿运放当比较器做开环仿真，但在multisim中的仿真结果居然是线性放大，而且输出超过电源电压，非常郁闷，因此之后仿真都是用Cadence 的orcad/Pspice来仿真。不过画个频率响应都要用公式来绘图，信号比较多，操作不... 阅读全文