2020年3月12日
时钟分频
摘要： 在设计项目的时候，系统时钟通常只有一个，而在工程应用中经常用到各种频率的时钟，这时候就要对系统时钟进行分频或者倍频以满足工程需求。 1、时钟分频两种方法： 1) PLL IP核：频率之间是否成整数比均可，可分频可倍频 2) Verilog 编写代码：频率之间得成整数比，仅可分频 在作为时钟使用的时候 阅读全文
posted @ 2020-03-12 16:59 格桑花FPGA 阅读(1269) 评论(0) 推荐(0)