2013年1月31日
如何选择复位方式?
摘要： 在一个FPGA项目设计之初，全局网络的建立至关重要，其中包括时钟网络和复位网络。而通常设计者对时钟网络的规划尤为小心，可却忽视了复位网络，这个复位跟时钟一样也是一个覆盖全局、高扇出的信号，如果处理不当也会导致意想不到的错误。很多人会问，到底复位信号选择同步还是异步、高电平还是低电平有效？对于这个问题，下文做了论述： 异步or 同步？ 以下是同步、异步复位的Verilog和VHDL代码： ... 阅读全文
posted @ 2013-01-31 20:55 Hoki 阅读(945) 评论(0) 推荐(0)
巧用FPGA中资源
摘要： 随着FPGA的广泛应用，所含的资源也越来越丰富，从基本的逻辑单元、DSP资源和RAM块，甚至CPU硬核都能集成在一块芯片中。在做FPGA设计时，如果针对FPGA中资源进行HDL代码编写，对设计的资源利用和时序都有益。下面主要讲解一下如何巧用FPGA中资源：1. 移位寄存器 FPGA中的移位寄存器使用在前面的博文中有所论述，Xilinx FPGA中的LUT可以作为SRL使用，主要可参考此博文《Xilinx 7系列FPGA使用之CLB探索》，在此想补充论述一下SRL的延时，首先看一下如下代码，实现了一个19级的移位寄存器。 1 module srl_test( 2 input clk, ... 阅读全文
posted @ 2013-01-31 17:00 Hoki 阅读(1833) 评论(0) 推荐(0)