摘要: 1.三种基本逻辑门: Verilog:非:y=x' ; y=!x ;y=-x; y=~x;与:z=x*y ;z=xy; ... 阅读全文
posted @ 2017-07-04 00:00 清凌 阅读(830) 评论(0) 推荐(0)