摘要:
普通的模块使用法:注意我们这里只实现了部分功能。。。。不是完全的读写模块。。。。 module mem_core( input logic wen, input logic ren, output logic mrdy=1, input logic [7:0] addr, input logic [ 阅读全文
posted @ 2016-09-07 18:43
hfyfpga
阅读(9822)
评论(0)
推荐(0)

浙公网安备 33010602011771号