摘要：因为Verilog是一种硬件描述语言，所以在写Verilog语言时，首先要有所要写的module在硬件上如何实现的概念，而不是去想编译器如何去解释这个module. 比如在决定是否使用reg定义时，要问问自己物理上是不是真正存在这个register, 如果是，它的clock是什么? D端是什么？Q端是什么？有没有清零和置位？同步还是异步？再比如上面讨论的三态输出问题，首先想到的应该是在register的输出后面加一个三态门，而不是如何才能让编译器知道要“赋值”给一个信号为三态。同样，Verilog中没有“编译”的概念，而只有综合的概念。 阅读全文

摘要：最近在弄一个流水结构的加法器，查阅了一些书籍，也在网上搜了一些资料，今天花点时间整理了一下。 (首先说明一点，也是自己对流水线的一点理解：当我们处理数据流的时候可以用流水线的方式处理，但当我们处理的不是数据流，我们要根据情况来考虑流水线结构的“填满”和“排空”。个人觉得，流水线的结构只有在处理数据流时才能显现出它的速度优势)（如需转载请注明出处） 阅读全文

摘要：这个是自己玩NIOS的时候整理的一点小技巧吧~~分享给大家~~~（待续）~~~~ 1、打开NIOS II IDE 建立好工程以后，先编译一下（Ctrl+B），然后打开system.h检查下目标硬件信息是否正确， 　 避免选择错误的目标硬件。 2、在NIOS II IDE 编写程序的时候随时保存。 3、在用SOPC builder建立软核系统时，系统的名字不能和cpu及Peripherals等的名字相同，否则Quartus编译将会出错。 阅读全文

摘要：如何配置EPCS~~~ 我以EPCS4为例说明自己是如何做的 （1）受先打开quartus 2软件，（这是废话） （2）任意打开一个工程。(又是废话) （3）打开file菜单选择convert programming file 点击 阅读全文

摘要：自己在调试SDRAM的时候出了这个问题，在网上查了些资料，但是也没有找到能解决问题的办法，最后用下面的方法解决了，分享一下~ Verifying 000xxxxx ( 0%) Verify failed between address 0xxxxxx and 0xxxxxx/ Leaving target processor paused 阅读全文