2021年10月31日
【原创】systemverilog 线程中的fork使用
摘要： systemverilog 内容庞杂，需要不停的花时间，不停的思考与练习。保持谦虚不急不躁的心态，稳步学习。路漫漫其修远兮，吾将上下而求索。 实际硬件中，时序逻辑通过时钟沿激活，组合逻辑的输出则随着输入的变化而变化。在测试平台的环境里，大多数语句块被模拟成事务处理器，并运行在各自的线程里。 Syst 阅读全文
posted @ 2021-10-31 17:28 肆月黄妙之 阅读(1000) 评论(0) 推荐(0) 编辑