摘要： 要求添加数据路径，把有效的PS2的3个字节的数据输出。 module top_module( input clk, input [7:0] in, input reset, // Synchronous reset output [23:0] out_bytes, output done); // 阅读全文

摘要： 要求检测3个字节的数据流，每个时钟收到一个字节，首字节的bit[3]是1就是起始字节，做数据流的边界判断，收到有效的3字节，输出一个时钟长度的标记信号done。 module top_module( input clk, input [7:0] in, input reset, // Synchro 阅读全文