2011年5月14日

【原创】基于Altera DE2的数字实验—001_3 (DE2)(Digital Logical)(Verilog)

摘要: Project 3 本实验实现一个定时器。KEY3可以启动和停止计时。KEY0复位(计数停止)。基本思路就是利用Project 2的分频时钟100Hz驱动十进制的计数器,将4个十进制的计数器串联,那么在HEX3-2上显示的数字就以S递增。本实验包含以下内容:1. 顶层模块的设计。2. 单稳态脉冲的生成。3. 编译报告。设计1. 顶层模块(1)设置状态变量和计数器 (2)设计一个4个数字的行波进位十进制计数器 (3)将计数结果显示在7-segment上 (4)使用选通时钟控制计数器 (5)使用单稳触发复位信号。 (6)用KEY3和KEY0控制状态 (7)把state和reset信号显示在绿色le 阅读全文

posted @ 2011-05-14 16:59 yf.x 阅读(1234) 评论(0) 推荐(0)

导航