摘要： 前几日，针对多个按键输入时按键抖动延时考虑太过复杂，仿真效果不佳，后看到正点原子 蜂鸣器章节-抖动延时章节，有所启发，针对每个按键分别进行抖动延时处理，再根据所有抖动延时之后的按键值进行LED灯状态控制。 //****************************************Copyr 阅读全文

摘要： 1、根据教程，发现编译之后，work库里面找不到TB文件 2、参考 【Modelsim仿真】Start Simulation窗口中work的模块列表中没显示有tb 发现自己也犯了同样的错误 修改代码，将模块名保持与TB文件名一致 再次编译，如下： 仿真结果与代码一致。 module led ( ke 阅读全文

摘要： 在设计SFP接口时，之前不太理解为什么大家在设计时FPGA的GTP口与光模块是直连而非交叉连接，今天突然又想到这个问题，仔细想了一下，两个光模块接口对插，交叉环节在哪，设计没有交叉，那只有LC光纤线本身有交叉设计，从而满足收发通信设计需求。 阅读全文

摘要： 最近，工作中有新同事问到小信号带宽的问题，之前未曾区别小信号带宽与大信号带宽的区别，特地了解了一下。 大致总结如下：当运放信号较小时，用增益带宽乘积估算信号带宽，此时计算的有效带宽较大，当员大于输入信号带宽时，为了避免额外的噪声需要限制输入信号频带； 当运放输入信号较大时，需使用压摆率计算带宽，也称 阅读全文

摘要： 最近购买正点原子FPGA开发板，学习过程中发现若干问题： 1、板载12V转5V供电与USB 5V供电未进行切换，目前采用二极管隔离； 2、CAN收发器 TXD RXD 直接与FPGA相连，未进行电平转换。 阅读全文

摘要： 参考： Verilog实例化时的参数传递--即#的用法和defparam的用法_verilog #-CSDN博客 FPGA学习-Verilog例化说明_fpga中的例化-CSDN博客 在对参数例化时，如果模块用#例化常量，子模块也对该参数有定义时，参数实际值为顶层模块例化的值。 阅读全文

摘要： xilinx 7系列XADC 数据获取 参考链接： 【S030】xilinx FPGA的XADC读温度电压值_xilinx xadc读取fpga温度-CSDN博客 Xilinx 7系列FPGA内置ADC - 知乎 (zhihu.com) 操作步骤： 1、新建工程 2、顶层模块定义以及基本的时钟、、复 阅读全文

摘要： 运放电路噪声怎么计算？手把手计算指南，文末附自动计算工具！ - 知乎 (zhihu.com) 噪声计算工具已经通过官网下载，下载地址为：http://e2e.ti.com/cfs-file.ashx/__key/communityserver-blogs-components-weblogfiles 阅读全文

摘要： reg[3:0] B; reg C; assign C = &B; 相当于：C = (( B[0] & B[1] ) & B[2] ) & B[3] ; 注：其他位运算符（~, |, ^, &, ^~）都有类似用法； 参考链接：verilog之“缩减运算符”-面包板社区 (eet-china.com 阅读全文

摘要： Verilog 数值处理，在处理除法的时候，需要注意位宽。 实例： quotient=a/b; reside=a%b; module si_div(input signed [9:0] a,input signed [7:0] b,output signed[9:0] quotient,output 阅读全文