2017年4月16日

FPGA中将十进制数在数码管中显示（verilog版）--二进制转换为BCD码
摘要： 这周有朋友问怎样在fpga中用数码管来显示一个十进制数，比如1000。每个数码管上显示一位十进制数。如果用高级语言来分离各位，只需要分别对该数做1000,100,10对应的取商和取余即可分离出千百十个位。但是FPGA做除法非常耗资源。有没有其它解决办法？因为用verilog写程序时虽然形式上可以写为 阅读全文
posted @ 2017-04-16 15:12 国静德远 阅读(20394) 评论(0) 推荐(1) 编辑

导航