摘要：参考博文：https://www.cnblogs.com/mingmingruyue99/p/7202000.html 1.偶分频模块设计 偶分频意思是时钟模块设计最为简单。首先得到分频系数M和计数器值N。 M = 时钟输入频率 / 时钟输出频率 N = M / 2 如输入时钟为50M，输出时钟为2 阅读全文

摘要：参考博文:https://blog.csdn.net/u012357001/article/details/89945457 一、FIFO简介 FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺 阅读全文

摘要：参考博文：https://www.cnblogs.com/lyc-seu/p/12374258.html和https://blog.csdn.net/shengzhuzhu/article/details/29649455 1. 毛刺的产生原因：冒险和竞争 使用分立元件设计电路时，由于PCB在走线时 阅读全文

摘要：参考博文：https://blog.csdn.net/u014070258/article/details/90052426 在设计多时钟系统中，需要切换时钟源，这两个时钟可能是没有关联的（相位、频率），或者他们为倍数关系。这两种情况都有可能在开关时产生毛刺（glitch）,而系统上的毛刺对系统来说 阅读全文