摘要: 用syonpsys工具试着研究了一下,也把自己的感悟分享出来,欢迎指正; 综合用的dc,后仿真用的vcs; 对于非展平的网表: 1. 子模块内部的触发器类型,比如时序逻辑reg[7:0] temp;非展平之后,必然存在与之对应的wire[7:0] temp数据类型,并且命名完全相同,连接std ce 阅读全文
posted @ 2018-12-25 20:44 西门电工 阅读(492) 评论(0) 推荐(1)