2025年11月28日
USB 2.0 高速 低速协商过程
摘要： 设备先上拉 D+，触发主机识别USB 全速和高速设备的硬件设计中，D + 引脚都会接 1.5K 上拉电阻。当设备接入 USB 总线后，Hub 的 D+/D - 引脚原本因 15K 下拉电阻处于低电平，设备 D + 的上拉电阻会使 Hub 对应引脚电平升高。Hub 检测到这个电平变化后，会向主机上报有 阅读全文
posted @ 2025-11-28 13:52 流水灯 阅读(33) 评论(0) 推荐(0)