Verilog IIC通讯实验代码
摘要:
顶层`timescale 1ns / 1psmodule iicmax( clk,rst_n, sw1,sw2,sw3,sw4, scl,sda, leddata,ledcom ); input clk; // 50MHzinput rst_n; //复位信号,低有效input sw1,sw2,sw3,sw4; //按键,(1按下执行写入操作,2按下执行读操作,3按下执行连写... 阅读全文
posted @ 2010-11-20 14:41 GiantTank 阅读(6037) 评论(2) 推荐(3)
浙公网安备 33010602011771号